Tabula définit de nouvelles références dans son secteur avec une suite de solutions programmables de 100 G basées sur les 3PLD de série P ABAX2 de l'entreprise

-- Capacités incomparables issues de la combinaison de quatre technologies de pointe.

SANTA CLARA, Californie, 27 mars 2013 /PRNewswire/ -- Tabula Inc., solutions logiques programmables avancées pour les systèmes d'infrastructure de réseau, a dévoilé aujourd'hui une suite intégrale de solutions de traitement de paquets très performantes. La suite traite les problèmes les plus difficiles posés par la transition de 10 à 40 G et 100 G. Il s'agit plus précisément du routage de bus très performants, du débit de la mémoire vive sur puce, et des contraintes de temps pour les fonctions de très haute performance requises par ces systèmes.

(Photo : http://photos.prnewswire.com/prnh/20130326/SF83415 [http://photos.prnewswire.com/prnh/20130326/SF83415])

Les solutions de traitement des paquets, combinées à ABAX2P1, le nouveau 3PLD conçu par Tabula (le premier de la série P ABAX2), fournit des capacités uniques comme le traitement de quatre flux de 100 G sur une seule puce, un moteur de recherche capable de prendre en charge un trafic de paquets de 100 G et une passerelle de 12 x 10 G à 100 G. Grâce à ses technologies de pointe, Tabula a pu innover dans quatre domaines essentiels : 1) architecture 3D programmable, 2) compilateur RTL, 3) technologie de traitement de pointe, et 4) réseaux 3PLD. Tabula fera la démonstration de ses solutions de traitement de paquets très performantes à l'occasion de la première série de Spacetime Forums organisés par l'entreprise, à partir du 8 avril. Cette série de séminaires techniques à la journée se prolongera en mai dans une dizaine de ville en Amérique du Nord, Asie et Europe. Plus de 250 ingénieurs issus des principaux équipementiers en systèmes de réseau et de télécommunication devraient y participer.

« Avec la migration de 10 G à 40 G et 100 G, les utilisateurs de FPGA peinent à fournir le type de débit requis pour ces systèmes », a expliqué Rich Wawrzyniak, Responsable de l'analyse de marché : circuits intégrés spécifiques et systèmes sur puce SoC. « Grâce à cet ensemble de solutions programmables, Tabula démontre que leurs 3PLD peuvent prendre en charge quatre flux de 100 G sur un seul réseau programmable, ce qui est impossible avec d'autres solutions programmables. »

La suite de développement pour le traitement des paquets très performante se compose de :

    --  Un kit de développement de la passerelle de 12 x 10 G à 100 G, qui
        introduit une fonction d'agrégation communément employée dans les
        systèmes de communication et qui utilise des capacités très performantes
        et uniques de gestion des bus de haute performance du réseau ABAX2P1.
    --  Un kit de développement du commutateur 4 x 100 G, destiné à la migration
        de centres de données de 10 G à 40 G et 100 G. Ce kit est disponible car
        le réseau ABAX2P1 peut traiter plusieurs flux de 100 G.
    --  Un kit de développement du moteur de recherche ternaire de 2e
        génération, apportant les capacités de recherche de haute performance
        requises pour les routeurs de pointe et les pare-feux de nouvelle
        génération, tout en présentant des capacités incomparables de mémoire
        vive du réseau ABAX2P1.

Pour faciliter le développement pour l'utilisateur, l'entreprise propose également un panel complet d'exemples de développement et de blocs IP logiciels conçus pour plusieurs fonctions essentielles à la performance dans des équipements de traitement de paquets très performants. Parmi ces exemples, on compte un classificateur de paquets de 600 giga-octets par seconde, un générateur de CRC de 64 bit et de 100 giga-octets par seconde, et un analyseur de paquets L2 de 1,3 téraoctet par seconde.

« Les fonctionnalités que nous avons présentées sont simplement inaccessibles au plus avancé des FPGA », a commenté Dennis Segers, président directeur général de Tabula. « Grâce à cette suite intégrale de solutions programmables, nous prenons en charge d'une manière unique la migration de 10 G à 40 G et 100 G actuellement en cours. »

Quatre composants de technologie principaux par Tabula

    --  L'architecture 3D Spacetime utilise le temps, plutôt que l'espace, comme
        troisième dimension. Elle reprogramme rapidement chaque ressource sur la
        puce pour réaliser plusieurs fonctions différentes par cycle
        utilisateur, allant jusqu'à 12 avec la génération actuelle. Les puces
        utilisant Spacetime, appelées 3PLD, sont toutefois présentées comme
        ayant trois dimensions spatiales avec l'ensemble de leurs ressources
        distribuées sur 12 niveaux ou couches, ce qui réduit nettement la taille
        de la puce vs. les FPGA. En outre, tous les composants d'un 3PLD
        (logique, mémoire vive, blocs de multiplication-accumulation et
        interconnexion) fonctionnent ensemble jusqu'à 2 GHz, éliminant ainsi les
        obstacles à la performance qui existent dans les FPGA.
    --  Le compilateur Stylus intègre des technologies de pointe, comme le
        séquenceur, le placement avec prise en compte du routeur, et la
        co-optimisation automatique de la performance et de la densité pour
        permettre un développement RTL plus intuitif et simplifié et une phase
        de contraintes de temps plus rapide.
    --  Le partenariat entre Tabula et Intel a permis d'élaborer la série P
        ABAX2 de réseaux sur la technologie avancée Tri-Gate de 22 nm par Intel.
        Les transistors Tri-Gate 3D, les plus avancés du monde, fournissent une
        vitesse inégalée à une faible tension de fonctionnement pour une
        puissance réduite. Cette alliance essentielle prend en charge
        l'évolutivité de la production pour répondre aux demandes de volume les
        plus élevées.
    --  Le 3PLD ABAX2P1 est un réseau Spacetime de 12 couches qui fournit une
        mémoire vive et des capacités de matrice logique uniques ainsi que des
        blocs IP matériels sur mesure. Cette combinaison rend la puce et les
        futurs membres de la série P ABAX2 adaptés aux applications de
        traitement des paquets les plus compliquées.

En optimisant ces quatre composants, la suite de traitement de paquets très performante de Tabula propose une solution programmable qui fournit une performance de pointe et peut facilement mettre en place des fonctionnalités de réseau/communication, mêmes les plus difficiles.

Plus d'informations sur ABAX2P1

Le 3PL ABAX2P1 intègre des capacités essentielles grâce auxquelles les développeurs de systèmes mettent en place des routeurs, des commutateurs, des pare-feux de nouvelle génération et d'autres systèmes de communication très performants. On compte notamment :

    --  Une matrice programmable prenant en charge un débit de 2 GHz via chaque
        composant de la puce : logique, mémoire vive, blocs MAC et
        interconnexion.
    --  23,3 mégaoctets de mémoire de puce de 12 et 24 ports, fournissant un
        débit de 13,8 téraoctets par seconde, ce qui suffit à prendre en charge
        plusieurs flux de 100 G.
    --  Plusieurs contrôleurs DDR3 matériels et intégrés, tournant à 2,133
        giga-octets par seconde, le taux DDR3 maximal, fournissant la bande
        passante nécessaire à la prise en charge de la mise en mémoire-tampon
        des paquets externes ou au stockage des tableaux de recherche pour
        plusieurs flux de 100 G.
    --  Plusieurs MAC Ethernet de 100 G, matériels et intégrés, pour faciliter
        les contraintes de temps et permettre une faible utilisation des
        ressources des blocs standard de très haute performance.

Disponibilité

Le panel initial de solutions de traitement des paquets très performantes est inclus dans Stylus et déjà disponible. Il est prévu que de nouvelles offres de suites sortent tous les mois. Des échantillons d'ingénierie d'ABAX2P1 seront disponibles au troisième trimestre.

À propos de Tabula

Tabula est le fournisseur de solutions logiques programmables le plus innovant de son secteur. L'entreprise propose des fonctionnalités révolutionnaires pour les applications actuelles de systèmes les plus compliquées. La famille ABAX2 de l'entreprise, composée de réseaux logiques programmables 3D (3PLD) universels, basée sur l'architecture Spacetime brevetée par Tabula et prise en charge par son compilateur Stylus, définit une nouvelle référence pour la capacité des réseaux programmables à des niveaux de prix de volume, permettant de reprogrammer les applications FPGA, mais aussi celles généralement proposées par des circuits intégrés spécifiques ou des circuits standard à application spécifique. Tabula est basée à Santa Clara, Californie, aux États-Unis, et emploie plus de 130 personnes. Son équipe de direction se compose de professionnels du secteur et d'entrepreneurs performants. Tabula reçoit le soutien d'investisseurs prestigieux en visant, sur le long terme, une position de leader sur le marché. Pour plus d'informations, rendez-vous sur le site Internet de Tabula à l'adresse www.tabula.com [http://www.tabula.com/]

© 2013 Tabula, Inc. Tous droits réservés. Tabula, le logo Tabula, ABAX2, le logo ABAX2, Spacetime, le logo Spacetime, Stylus, le logo Stylus et toute autre marque mentionnée dans le présent communiqué sont des marques de commerce appartenant à Tabula, Inc. aux États-Unis et à l'étranger. Toutes les autres marques figurant dans ce document appartiennent à leurs propriétaires respectifs.